对于点到点的拓扑，走线的阻抗通常控制在100Ω，但匹配电阻可以根据实际的情况进行调整。电阻的精度是1%～2%。因为根据经验，10%的阻抗不匹配就会产生5%的反射。对接收端的匹配电阻到接收管脚的距离要尽量的靠近，一般应小于7mm，不能超过12mm。
两条差分PCB布线应该保持平行且等距；任何长度上的失配都可能引起电压之间的相位差，从而导致共模噪声。对于走线来说，要避免任何呈90°的拐角，要采用45°、半圆或斜角线。如果在PCB上需要不受控的阻抗，我们推荐两条线都做同样的处理，且它们的长度不要大于12mm。将差分线尽可能地靠近也是很好的设计实践，这样做可以减少环路面积，从而减少EMI发射。
当选择PCB本身的时候，我们推荐至少采用4层板，各层依此为：LVDS信号、地、电源和TTL信号。实心地平面有助于传输线互连的阻抗受控。电源层和地层之间的间隔越小，PCB的高频旁路电容的性能就越好。CMOS/TTL电路应该被隔离在另外一层，采用与LVDS不同的电源和地。这就能将交叉耦合干扰对LVDS信号线的影响降低到最少
随着现代社会的飞速发展，整个汽车行业再次掀起一片热潮，广州市力可欣电子为能满足市场需求，极力开发出整套适合与各种车型专车专用的LVDS连接器，质量精美，可按照要求定做！
尚未认证，请谨慎交易
898995850
